• /  95
  • 下載費用: 9.90積分  

EDA技術課件教學作者修改第11章 EDA技術實驗.ppt

'EDA技術課件教學作者修改第11章 EDA技術實驗.ppt'
第二篇 實驗部分 1.【實驗目的】 EDA技術實驗的目的是為了進一步鞏固EDA技術課程的基本理論,深化對所學課程理論知識的理解,使學生了解和掌握EDA技術中 CPLD/FPGA的體系結構、工作原理、功能和特點;掌握電子線路硬件描述語言(VHDL);初步具備利用CPLD/FPGA芯片設計、開發、調試電子系統的能力;掌握和使用Quartus II開發系統進行電子系統的設計、仿真、測試技術,培養學生綜合運用所學知識分析處理工程實際問題的能力,創造性思維能力、自學能力、實踐能力、工程實踐能力和科學嚴謹的工作作風。第二篇 實驗部分2. 【實驗報告的撰寫】 實驗報告是實驗工作的全面總結和最終成果,要求實驗報告能完整而真實的反映實驗結果。撰寫實驗報告要遵守一定規范和要求,即實驗報告要書寫工整、語句通順、數據準確并且圖表清晰,并能從實驗過程的觀測中找出問題進行分析和討論,發表自己的見解。 報告的主要內容 第二篇 實驗部分 2. 【實驗報告的撰寫】 (1)實驗名稱。 (2) 實驗目的。 (3) 實驗儀器名稱、型號。 (4) 實驗內容及簡要設計(邏輯圖、VHDL語言程序、主要實驗步驟以及仿真波形等)。 (5)實驗分析、體會和結論等。 實驗1 簡單邏輯電路的原理圖設計一. 實驗目的1. 學習并掌握Quartus II 開發系統的基本操作。2. 學習并掌握在Quartus II中原理圖設計電路的方法。3. 掌握在Quartus II中設計簡單邏輯電路與仿真的方法。4. 掌握CPLD/FPGA的開發流程。5. 掌握EDA實驗開發系統的使用。 二. 實驗要求1. 預習教材中的相關內容。2. 閱讀并熟悉本次實驗的內容。3. 用圖形輸入方式完成電路設計。4. 分析功能仿真與時序仿真的差別。5. 下載電路到EDA實驗系統驗證結果。實驗1 簡單邏輯電路的原理圖設計(2)原理圖設計、編譯和仿真方法與步驟參看第2章第2節。(3)引腳分配圖11.1 2-4線譯碼器的邏輯線路圖 三. 實驗任務1. 設計一個2-4譯碼器并進行仿真、下載驗證。(1)2-4線譯碼器的邏輯線路圖,如圖11.1所示。實驗1 簡單邏輯電路的原理圖設計2. 設計一個BCD譯碼器,進行仿真并下載測試。 (1) BCD譯碼器電路原理圖如圖11.6所示。 圖11.6 BCD譯碼器電路原理圖三. 實驗任務實驗1 簡單邏輯電路的原理圖設計(2)用圖形編輯方法完成電路的輸入,以及管腳命名等,具體步驟參看實驗內容1的2-4線譯碼器。 7448輸入信號為BCD碼,輸出端為a、b、c、d、e、f、g共7線,連接共陰數碼管的a、b、c、d、e、f、g七段,另有3條控制線接VCC,RBON端為測試端。(3)電路仿真 建立波形文件,加入節點,完成功能仿真,為了便于分析,將圖中單獨的端口進行了合并,如圖11.7所示,圖中數據用16進制顯示。時序仿真波形圖如圖11.8所示,圖中數據用2進制顯示。三. 實驗任務實驗1 簡單邏輯電路的原理圖設計 圖11.7 BCD譯碼器功能仿真波形圖 三. 實驗任務(4)下載驗證 根據任務1的步驟進行電路下載并進行驗證。五. 實驗報告 1.總結用QuartusII軟件開發系統對邏輯電路進行設計、仿真的 操作步驟。 2. 分析實驗任務1和任務2的基本原理,并畫出仿真波形。 3.討論用CPLD/FPGA 開發系統進行邏輯電路設計的特點與優越性。 實驗2 計數器的原理圖設計一. 實驗目的1. 進一步學習并掌握Quartus II 開發系統的基本操作。2. 掌握利用Quartus II設計電路原理圖的方法。3. 掌握在Quartus II中設計計數器電路與仿真的方法。4. 掌握CPLD/FPGA的開發流程。5. 掌握EDA實驗開發系統的使用。二. 實驗要求1. 預習教材中的相關內容。2. 閱讀并熟悉本次實驗的內容。3. 用圖形輸入方式完成電路設計。4. 分析功能仿真與時序仿真的差別。5. 下載電路到EDA實驗系統驗證結果。實驗2 計數器的原理圖設計(2)用Quartus II軟件完成如圖11.9所示的電路,建立波形文件并進行仿真。功能仿真波形如圖11.10所示。 圖11.9 4進制加法計數器三. 實驗任務1. 用D觸發器設計一個4進制加法計數器并進行仿真、下載驗證。(1)用D觸發器構成的4進制加法計數器如圖11.9所示。其中的7474是一個雙D觸發器。 實驗2 計數器的原理圖設計(3)下載驗證 對4進制加法計數器進行引腳分配再重新編譯,下載到EDA實驗系統上進行驗證。圖11.10 4進制加法計數器功能仿真波形圖 實驗2 計數器的原理圖設計 2. 設計一個有時鐘使能的2位10計數器 (1)設計電路原理圖 74390是一個雙十進制計數器,是頻率計的核心元件之一,10進制頻率計數器是一個含有時鐘使能及進位擴展輸出的十進制計數器,為此用74390和其他一些輔助元件來完成。電路原理圖如圖11.11所示,圖中74390連接成兩個獨立的十進制計數器,待測頻率信號clk通過一個與門進入74390的計數器的時鐘輸入端1CLKA,與門的另一端由計數使能信號enb控制:當enb=‘1’時允許計數;enb=‘0’時禁止計數。計數器1實驗2 計數器的原理圖設計 的4位輸出q[3]、q[2]、q[1]和q[0]并成總線表達方式即q[3..0],由圖11.11中的OUTPUT輸出端口向外輸出計數值,同時由一個4輸入與門和兩個反相器構成進位信號進入第二個計數器的時鐘輸入端2CLKA。第二個計數器的4位計數輸出是q[7]、q[6]、q[5]和q[4],總線輸出信號是q[7..4]。這兩個計數器的總的進位信號,即可用于擴展輸出的進位信號由一個6輸入與門和兩個反相器產生,由cout輸出,clr是計數器的清零信號。 實驗2 計數器的原理圖設計圖11.11 帶有時鐘使能的2位10進制計數器實驗2 計數器的原理圖設計(2)電路仿真 電路仿真波形如圖11.12所示,當clk輸入時鐘信號時,clr高電平時清零,當enb為高電平時允許計數,當低4位計數器計數到9時,向高4位計數器進位。通過分析發現電路功能完全符合設計要求。圖11.12 帶有時鐘使能的2位10進制計數器功能仿真波形圖實驗2 計數器的原理圖設計四. 實驗報告 1.總結用QuartusII軟件開發系統對邏輯電路進行設計、仿真的操作步驟。 2. 分析實驗任務1和任務2的基本原理,并畫出仿真波形,寫出下載后輸入輸出的實驗現象。 3.討論用計數器電路設計的特點。 實驗3 多路選擇器與編碼器的VHDL設計一. 實驗目的1.掌握硬件描述語言描述多路選擇器的方法。2. 掌握硬件描述語言描述編碼器的方法3.學會使用VHDL進行簡單的邏輯電路設計。4. 掌握用Quartus II進行文本輸入法進行電路設計、編譯和仿真方法。二. 實驗要求1. 預習多路選擇器的相關。省略部分。形狀即為點陣顯示屏,8*8點是最基本的點。例如,TOM-2088DX發光二極管點陣排列如圖11.28所示(點陣亦可稱為矩陣)。圖11.28 TOM-2088DX發光二極管矩陣排列圖實驗12 8*8點陣顯示電路設計 按照行、列有規則排列構成的一個小面積的顯示屏,可作為簡單顯示器;但這種簡單矩陣顯示的字符太小,不便觀看。為了增大顯示字符,可將多塊8*8矩陣組合成不同形狀的矩陣屏,如16*16、16*256、256*256等。圖11.29所示電路就是由4塊8* 8矩陣組成的16*16的矩陣顯示屏。它有16根行選通線和16根列選通線,行選通線接發光二極管的正極;列選通線接發光二極管的負極。如若使某只發光二極管亮,則此管對應的行選通線應接高電平(邏輯“1”),列選通線應接低電平(邏輯“0”)。實驗12 8*8點陣顯示電路設計 16*16的發光二級管矩陣有16根行選通線和16根列選通線。其列選通線可由序列信號產生電路提供,“0”信號亮,“1”信號滅。行選通線的作用是對16行發光二極管進行逐行掃描,且每掃描一行,此行的發光二極管正極應為高電平。因此行選通線產生電路的功能是依次輸出16個“1”的正脈沖,如此反復循環。輸出的每一個正脈沖應具有驅動16只發光二極管的能力,這可由譯碼電路實現。實驗12 8*8點陣顯示電路設計 必要時,譯碼輸出端要加驅動電路。因為根據人眼的視覺暫留特性(暫留時間一般為20ms),行掃描速度頻率選為50Hz左右,此時1 s內有50幅斷續畫面出現,給人的感覺是看到一幅連續的畫面或是一幅穩定的圖案;如果掃描速度太慢,顯示屏顯示的圖案將不穩定。 圖11.29 16*16顯示屏電路矩陣實驗12 8*8點陣顯示電路設計四、實驗報告及總結 1.根據實驗的內容,寫出設計方案。2.分析點陣顯示的原理。3.寫出VHDL程序并畫出仿真波形圖。4.觀察并記錄實驗現象。5. 總結用VHDL設計8*8點陣顯示的方法。實驗13 4位十進制頻率計設計一. 實驗目的1. 掌握頻率計的設計原理。2. 學習較復雜的數字系統設計方法。3. 學習掌握層次型系統設計方法。二. 實驗要求 1. 預習頻率計的基本原理。 2. 根據4位十進制頻率計頂層設計編寫底層模塊的VHDL程序。 3. 完成設計、仿真并下載到實驗系統中進行驗證。實驗13 4位十進制頻率計設計三 .實驗任務和原理 1. 實驗任務(1) 根據頻率計的基本原理,用VHDL和原理圖混合設計方法,設計一個4位十進制頻率計。用Quartus II的圖形編輯方法實現頻率計的頂層設計圖如圖11.30所示,用例化語句寫出頻率計的頂層文件,并給出其測頻時序波形及其分析,頻率計設計硬件驗證。(2)(選做)將頻率計擴展為8位十進制頻率計,并在測頻速度上給予優化。實驗13 4位十進制頻率計設計 2. 實驗原理 4位十進制頻率計的原理如圖11.30所示。它由4個十進制加法計數器cnt10、4個鎖存器reg4和1個測頻控制信號發生器testctl組成。 根據頻率的定義和頻率測量的基本原理,測定信號的頻率必須有一個脈寬為1秒的輸入信號脈沖計數允許的信號;1秒計數結束后,計數值鎖入鎖存器的鎖存信號并為下一測頻計數周期作準備的計數器清零信號。這3個信號可以由一個測頻控制信號發生器testctl產生。使能信號實驗13 4位十進制頻率計設計 cnt_en能產生生個1秒脈寬的周期信號,并對頻率計的每一計數器cnt10的ena使能端進行同步控制。當cnt_en高電平時,允許計數:低電平時停止計數,并保持其所計的脈沖數。在停止計數期間,首先需要一個鎖存信號load的上跳沿將計數器在前1秒鐘的計數值鎖存進各鎖存器reg4中,并由外部的7段譯碼器譯出,顯示計數值。設置鎖存器的好處是數據顯示穩定,不會由于周期性的清0信號而不斷閃爍。鎖存信號后,必須有一清0信號rst_cnt對計數器進行清零,為下1秒的計數操作作準備。其工作時序波形如圖11.31所示。實驗13 4位十進制頻率計設計圖11.30 4位十進制頻率計頂層文件原理圖實驗13 4位十進制頻率計設計圖11.31 測頻控制信號發生器testctl測控時序波形圖四.實驗報告及總結 1.畫出系統的原理框圖,說明系統中各主要組成部分的功能。2.編寫各個VHDL源程序。3.根據選用的軟件編好用于系統仿真的測試文件。4. 畫出仿真波形、記錄系統仿真和硬件驗證結果。實驗14 簡易波形信號發生器設計一. 實驗目的1. 掌握信號發生器的設計原理。2. 學習較復雜的數字系統設計方法。3. 學習掌握層次型系統設計方法。 4. 掌握存儲器的設計方法。二. 實驗要求 1. 預習信號發生器設計的基本原理。 2. 設計編寫正弦波,方波,三角波,鋸齒波,階梯波底層模塊的VHDL程序。 3. 完成設計、仿真并下載到實驗系統中進行驗證。 實驗14 簡易波形信號發生器設計實驗14 簡易波形信號發生器設計三 .實驗任務和原理 1. 設計任務 用VHDL設計一個信號發生器,信號發生器系統框圖如圖11.32所示。圖11.32 信號發生器系統框圖實驗14 簡易波形信號發生器設計根據系統框圖的輸入信號的選擇輸出正弦波,方波,三角波,鋸齒波,階梯波5種波形。2.實驗原理 參看第10章10.2節。四.實驗報告及總結 1.畫出系統的原理框圖,說明系統中各主要組成部分的功能。2.編寫各個VHDL源程序。3. 畫出仿真波形、記錄系統仿真和硬件驗證結果。4. 記錄輸出波形的技術參數。實驗15 交通燈控制電路設計一. 實驗目的1. 掌握交通燈控制器的工作原理。2. 學習較復雜的數字系統設計方法。3. 學習掌握狀態機的設計方法 。三. 實驗要求 1. 預習狀態機的設計方法。 2. 根據4位十進制頻率計頂層設計編寫底層模塊的VHDL程序。 3. 完成設計、仿真并下載到實驗系統中進行驗證。實驗15 交通燈控制電路設計四 .實驗任務和原理 1. 實驗原理 位于十字路口的交通燈,在A方向和B方向各有紅、黃和綠3盞燈,按表11.4所列順序進行循環。表11.4 交通燈的循環順序實驗15 交通燈控制電路設計 交通燈的頂層圖見圖11.33所示,由FP和狀態機MOORE_JT2兩部分組成。 圖11.33 交通燈的頂層圖 實驗15 交通燈控制電路設計2. 實驗內容 (1)先分析交通燈的工作原理,然后對狀態進行編碼,畫出狀態機框圖,并編寫VHDL文件和仿真文件。 (2)若完成以上內容后,可以考慮以下問題: ①如何加長“綠燈亮”的持續時間? ②如何實現各狀態保持時間可調? (3)輸入設計和仿真文件,并進行調試使邏輯功能和時序正確: (4)下載到實驗系統上進行實際驗證。實驗15 交通燈控制電路設計四.實驗報告及總結 1. 寫出狀態編碼方案和狀態機轉移圖。 2. 打印頂層電路圖和主要模塊的VHDL文件。 3. 寫出測試結果及分析。
關 鍵 詞:
eda 技術 11 修改 作者 教學 實驗
 天天文庫所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:EDA技術課件教學作者修改第11章 EDA技術實驗.ppt
鏈接地址: http://www.476824.live/p-51617327.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服點擊這里,給天天文庫發消息,QQ:1290478887 - 聯系我們

本站為“文檔C2C交易模式”,即用戶上傳的文檔直接賣給(下載)用戶,本站只是中間服務平臺,本站所有文檔下載所得的收益歸上傳人(含作者)所有【成交的100%(原創)】。本站是網絡服務平臺方,若您的權利被侵害,侵權客服QQ:1290478887 歡迎舉報。

[email protected] 2017-2027 http://www.476824.live 網站版權所有

粵ICP備19057495號 

收起
展開
球探网即时蓝球比分 股票推荐 新浪 中彩网3d试机号 彩票研究高手论坛 北京pk10历史开奖直播 近50期排列五开奖历史 爱彩乐湖南快乐十分走势图表 四川快乐12任选五 福建36选7规则 基金配资比例 安徽快3加奖