• /  54
  • 下載費用: 24.9積分  

微機原理 第4章+存儲器系統.ppt

'微機原理 第4章+存儲器系統.ppt'
第4章存儲器系統本章重點半導體存儲器分類半導體存儲器芯片的性能指標常用存儲芯片使用存儲器系統的設計4.1  存儲器概述內存是主存儲器,存放當前運行的程序和數據。 ?直接編址范圍由CPU地址總線條數決定,8086:1MB(220),80386:4GB(22?230); ?特點:快,容量小,隨機存取,CPU可直接訪問; ?一般由MOS型半導體存儲器組成; ?分RAM、ROM 。 外存是輔助存儲器,存放非當前使用的程序和數據。 ?特點:慢,容量大,順序存取/塊存取,可長期保存程序和數據; ?通常由磁、金屬涂層、半導體介質構成; ?磁盤、磁帶、CD、DVD、存儲卡、U盤等。存儲器分內部存儲器(內存)和外部存儲器(外存)。4.1.1  半導體存儲器的分類 微機中的內存儲器通常由半導體存儲器構成,按存取方式分為隨機讀寫存儲器(RAM)和只讀存儲器(ROM)。 根據存儲器芯片內部基本單元電路的結構不同,RAM又分為:(1)靜態隨機讀寫存儲器SRAM 一、隨機讀寫存儲器RAM (2)動態隨機讀寫存儲器DRAM 雙穩態觸發器電路構成。速度快,容量小。 用電容存儲信息,速度慢,集成度高,容量大。但電容有漏電存在, 需要定時“刷新”。(3)非易失性隨機讀寫存儲器NVRAM存儲電路由SRAM和E2PROM共同構成。正常運行時同SRAM;掉電或電源故障SRAM信息自動保護到E2PROM。 4.1.1  半導體存儲器的分類(1)掩膜式ROM 采用掩膜工藝(即光刻圖形技術)一次性直接寫入的。二、只讀存儲器ROM4.1.1  半導體存儲器的分類(2)可編程PROM(PROM)熔絲斷開和接通存儲信息,只能寫一次,不能擦除和改寫。(3)可擦除可編程ROM(EPROM)是紫外線EPROM,照15~20min擦除,寫入要專用編程器。(4)電可擦除可編程ROM(E2PROM)在線E2PROM,編程改寫不需專用設備,某引腳上加規定電壓即可。 (5)閃速存儲器FLASH(Flash Memory)類似E2PROM,擦寫速度快,按塊擦寫。 4.1.2 半導體存儲器主要性能指標存儲容量:存儲單元個數M×每單元位數N。 例如:SRAM 6264容量為:8K×8 bit DRAM Intel 2164A容量為:64K×1 bit存取時間:從啟動讀(寫)操作到操作完成的時間(ns)。存取周期:連續啟動兩次獨立的存儲器操作所需最小時間間隔??煽啃裕河闷骄鶡o故障間隔時間MTBF來衡量功耗(mw毫瓦):操作(動態)功耗、維持(靜態)功耗性能/價格比 盡量選用存儲容量大的芯片,以減少總芯片數。CPU讀寫存儲器的時間必須大于存儲芯片的存取時間。4.1.3  半導體存儲器的基本結構存儲器邏輯結構示意圖存儲體(內容)根據地址信號確定地址4.1.3  半導體存儲器的基本結構半導體存儲器芯片內部(虛線框):由地址寄存器、地址譯碼器、存儲體、讀寫驅動電路、數據寄存器和讀寫控制邏輯等組成。一、存儲體是存儲信息的實體,由存儲元組成。存儲元是存儲一位二進制“0”或“1”的基本存儲電路。存儲體內基本存儲電路的排列結構通常有兩種方式:字結構和位結構。 4.1.3  半導體存儲器的基本結構二、地址譯碼器三、讀/寫控制電路單譯碼方式接受CPU的地址信息,并譯碼選中芯片內某存儲單元。雙譯碼方式接收CPU傳來的控制命令,產生相應時序信號對存儲器進行讀/寫控制。 4.2  隨機讀寫存儲器RAM一、典型SRAM芯片CMOS RAM芯片6264(8KB) ?主要引腳功能 ?與系統的連接使用典型靜態RAM芯片有Intel公司的:6264(8K*8)、 62128(16K*8)、 62256(32K*8)、 62512(64K*8)SRAM 6264芯片外部引線圖4.2  隨機讀寫存儲器RAM地址線: A0~A12數據線: D0~ D7輸出允許信號:OE寫允許信號: WE選片信號: CS1、CS26264的工作過程:讀操作:地址; CS1=0、CS2=1 ; OE=0, WE=1;數據寫操作:地址;數據; CS1=0、CS2=1 ; OE=*, WE=0有對應的工作時序。6264芯片的主要引線:4.2  隨機讀寫存儲器RAMD0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7???6264芯片與系統的連接CPU或計算機系統SRAM 62644.2  隨機讀寫存儲器RAM(1)全地址譯碼 低位地址線直接接存儲器芯片的地址線;剩余的全部高位地址信號作為譯碼信號,使得存儲器芯片的每一個單元都占據一個惟一的內存地址。存儲器芯片譯碼器低位地址高位地址全部地址片選信號譯碼電路:將輸入的一組高位地址信號通過變換,產生一個有效輸出信號,用于選中某個存儲器芯片,從而確定該存儲器芯片在內存中的地址范圍。有三種譯碼方式。存儲器芯片存儲器芯片4.2  隨機讀寫存儲器RAM6264芯片的地址范圍:F0000H~F1FFFH1111000 00……00 ~ 111100011……11A19A18A17A16A15A14A13&與非≥1#CS1A12~A0D7~D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE全地址譯碼例子:(2)部分地址譯碼用部分高位地址信號(而不是全部)作為譯碼信號,使得被選中的存儲器芯片占有幾組不同的地址范圍;部分地址譯碼例子:兩組地址: A18=1: F0000H~F1FFFH A18=0: B0000H~B1FFFHA19A17A16A15A14A13&≥1高位地址線全部參加譯碼,A18除外6264CS14.2  隨機讀寫存儲器RAM下例使用高6位地址作為譯碼信號,從而使被選中芯片的每個單元都占有兩個地址,即這兩個地址都指向同一個單元。4.2  隨機讀寫存儲器RAM(3)線選地址譯碼用高位地址信號(一根或幾根)作為譯碼信號,使得被選中的存儲器芯片占有幾組不同的地址范圍;線選地址譯碼例子:地址?A136264CS1下例使用A13作為譯碼信號,從而使被選中芯片的每個單元都占有26個地址。4.2  隨機讀寫存儲器RAM應用舉例 例:將SRAM 6264芯片與系統連接,使其地址范圍為:38000H~39FFFH,使用74LS138譯碼器構成譯碼電路。 Y0# G1 Y1#G2A Y2#G2B Y3#Y4#A Y5#B Y6#C Y7#片選信號輸出譯碼允許信號地址信號輸入(接到不同的存儲體上)74LS138邏輯圖:4.2  隨機讀寫存儲器RAM 74LS138真值表:(注意:輸出低電平有效) 可以看出,當譯碼允許信號有效時,Yi是輸入A、B、C的函數,即 Y=f(A,B,C)11111111X X X 其 他 值01。省略部分。1FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8A000H8BFFFH8KBROM區2764(1)2764(2)RAM區6264(1)6264(2)6264(3)6264(4)Y0Y2Y4C B AG2BG2AG1Y1Y3Y5A17 ,A18或操作后接G2A 。4.4   存儲器系統設計 CPU的低位地址線A12~A0接每片2764,6264的地址線A12~A0,用于片內尋址;地址總線連接CPU其余高位地址線A19~A14接入74LS138,其中A13,A14,A15接入74LS138譯碼器輸入端A,B,C;A16接入74LS138的G2B端;M/IO取反后同A19通過與操作后接入74LS138的G1端;6264芯片的CS1如上述地址分配表所示連接;CS2接入+5V電源;OE與CPU的RD相連;WE與CPU的WR相連。數據線的連接4.4   存儲器系統設計 將存儲器分別與系統數據總線D7~D0相連,用于8088與存儲器之間進行字節或字傳送??刂凭€的連接其連接邏輯電路如下所示。CE D7OE D0A0~A12CE D7OE D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12D7~D0A12~A0A12~A0G1 Y0G2A Y1G2B Y2C Y3B Y4A Y5與A13A14A15A16A18A19M/IORDWR+5VA17或 M/IO A19 A18 A17 A16 A15 A14 A13 A12 A1 A0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 180000H81FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8A000H8BFFFH8KBROM區2764-H2764-LRAM區6264-H(1)6264-L(1)6264-H(2)6264-L(2)Y0Y1Y2C B AG2BG2AG1(2)8086 CPU地址分配表:4.4   存儲器系統設計地址總線連接CPU的A0與BHE信號用于選擇偶存儲體和奇存儲體;CPU的低位地址線A13~A1接每片2764,6264的地址線A12~A0,用于片內尋址;CPU的其余高位地址線A19~A14接入74LS138,其中A14,A15,A16接入74LS138譯碼器的輸入端A,B,C。A17,A18分別接74LS138的G2B,G2A;M/IO,A19通過與操作后接入74LS138的G1端; A0 Y0 CE BHE Y0 CE 0 0 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1同理:A0與Y1或操作后接入偶存儲體CS1端; BHE與Y1或操作后接入奇存儲體CS1端; A0與Y2或操作后接入偶存儲體CS1端; BHE與Y2或操作后接入奇存儲體CS1端;A0與Y0或操作后接入偶存儲體的CE端;BHE與Y0或操作后接入奇存儲體的CE端;4.4   存儲器系統設計6264芯片的CS1如上述連接; CS2接入+5V電源; OE與CPU的RD相連; WE與CPU的WR相連。4.4   存儲器系統設計數據線的連接將偶存儲體和奇存儲體分別與系統數據總線D7~D0和D15~D8相連,用于8086與存儲器之間進行字節或字傳送??刂凭€的連接其連接的邏輯電路如下所示。CE D7OE D0A0~A12CE D7OE D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12CS1WE D7OECS2 D0A0~A12D15~D8D7~D0A13~A1A12~A0G1 Y0G2A Y1G2B Y2CBA與A14A15A16A17A18A19M/IORDWR或或或或或或BHEA0+5V作 業P232:習題4.1、4.3、4.5、4.7、4.10其中4.10改為具有16KB,選用EPROM芯片2764THANK YOU VERY MUCH !本章到此結束
關 鍵 詞:
微機 存儲器 系統 原理
 天天文庫所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:微機原理 第4章+存儲器系統.ppt
鏈接地址: http://www.476824.live/p-51497117.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服點擊這里,給天天文庫發消息,QQ:1290478887 - 聯系我們

本站為“文檔C2C交易模式”,即用戶上傳的文檔直接賣給(下載)用戶,本站只是中間服務平臺,本站所有文檔下載所得的收益歸上傳人(含作者)所有【成交的100%(原創)】。本站是網絡服務平臺方,若您的權利被侵害,侵權客服QQ:1290478887 歡迎舉報。

[email protected] 2017-2027 http://www.476824.live 網站版權所有

粵ICP備19057495號 

收起
展開
球探网即时蓝球比分 北京赛车pk拾 深圳风采的中奖规则 排列五今晚开奖直播 赛车小游戏 海南4十1彩票开奖走势图 股票配资平台开发电微178-5613-9019 陕西十一选五手机版 信托理财平台 云南十一选五遗漏值 深圳风采最新开奖公告